Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP04/018724

International filing date: 15 December 2004 (15.12.2004)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-144450

Filing date: 14 May 2004 (14.05.2004)

Date of receipt at the International Bureau: 17 February 2005 (17.02.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

5月14日 2004年

出

特願2004-144450

Application Number:

[ST. 10/C]:

[JP2004-144450]

出 人

松下電器産業株式会社 Applicant(s):

> 特許庁長官 Commissioner, Japan Patent Office

2月 2005年





特許願 【書類名】 2037650022 【整理番号】 平成16年 5月14日 【提出日】 特許庁長官殿 【あて先】 HO3M 13/00 【国際特許分類】 G06F 11/10 330 G11B 20/00 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 【氏名】 有馬 幸生 【発明者】 大阪府門真市大字門真1006番地 松下電器産業株式会社内 【住所又は居所】 山本 明 【氏名】 【特許出願人】 000005821 【識別番号】 松下電器產業株式会社 【氏名又は名称】 【代理人】 100077931 【識別番号】 【弁理士】 【氏名又は名称】 前田 弘 【選任した代理人】 【識別番号】 100094134 【弁理士】 小山 廣毅 【氏名又は名称】 【選任した代理人】 【識別番号】 100110939 【弁理士】 竹内 宏 【氏名又は名称】 【選任した代理人】 【識別番号】 100110940 【弁理士】 嶋田 高久 【氏名又は名称】 【選任した代理人】 100113262 【識別番号】 【弁理士】 竹内 祐二 【氏名又は名称】 【選任した代理人】 【識別番号】 100115059 【弁理士】 【氏名又は名称】 今江 克実 【選任した代理人】 100115691 【識別番号】 【弁理士】 藤田 篤史 【氏名又は名称】 【選任した代理人】 【識別番号】 100117581 【弁理士】 二宮 克也 【氏名又は名称】

【選任した代理人】 100117710 【識別番号】 【弁理士】 【氏名又は名称】 原田 智雄 【電話番号】 06-6125-2255 担当 【連絡先】 【選任した代理人】 【識別番号】 100121728 【弁理士】 井関 勝守 【氏名又は名称】 【手数料の表示】 【予納台帳番号】 014409 16,000円 【納付金額】 【提出物件の目録】 特許請求の範囲 1 【物件名】 【物件名】 明細書 1 図面 1 【物件名】 要約書 1

0217869

【物件名】

【包括委任状番号】

【書類名】特許請求の範囲

【請求項1】

ビタビ復号に係る任意の二つのブランチ間の差分ブランチメトリック(以下、「DBM」と称する。)を入力し、当該入力したDBMを任意の二つのステート間の差分パスメトリック(以下、「DPM」と称する。)に加算し、当該加算後のDPMどうしを比較して最尤パスを選択するACS回路であって、

前記DPMのうち、基準となるステートに係るパスメトリックと他のステートに係るパスメトリックとの間のDPMである基本DPMを保持し、当該基本DPMに基づいて最尤パスを選択する

ことを特徴とするACS回路。

【請求項2】

請求項1に記載のACS回路において、

前記基本DPMを保持する基本DPM保持部と、

前記基本DPMを算出する基本DPM演算部と、

前記基本DPM演算部による基本DPMの算出に必要なDPMであって基本DPM以外のDPMである参照DPMを算出する参照DPM演算部と、

前記DBMのうち、前記基本DPM演算部による基本DPMの算出に必要なDBMである基本DBMを算出する基本DBM演算部と、

前記基本DPM保持部に保持された基本DPM、前記参照DPM演算部によって算出された参照DPMおよび前記基本DBM演算部によって算出された基本DBMに基づいて、ビタビ復号に係る最尤パスを選択するパス選択部とを備え、

前記基本DPM演算部は、前記基本DPM保持部に保持された基本DPM、前記参照DPM演算部によって算出された参照DPM、前記基本DBM演算部によって算出された基本DBMおよび前記パス選択部による最尤パスの選択結果に基づいて、新たな基本DPMを算出する

ことを特徴とするACS回路。

【請求項3】

請求項2に記載のACS回路において、

前記基本DBM演算部による基本DBMの算出および前記参照DPM演算部による参照 DPMの算出は、並列処理される

ことを特徴とするACS回路。

【請求項4】

請求項2に記載のACS回路において、

前記参照DPM演算部は、前記基本DPM保持部に保持された基本DPMのうちのいずれかから他を減算して参照DPMを算出する

ことを特徴とするACS回路。

【請求項5】

請求項2に記載のACS回路において、

前記基本DPM演算部は、前記パス選択部による最尤パスの選択結果に基づいて、前記基本DPM保持部に保持された基本DPM、前記参照DPM演算部によって算出された参照DPMおよび前記基本DBM演算部によって算出された基本DBMの中から前記新たな基本DPMの算出の元となる基本DPMおよび基本DBMを選択し、当該選択した基本DPMおよび基本DBMを加算して前記新たな基本DPMを算出することを特徴とするACS回路。

【請求項6】

請求項2に記載のACS回路において、

前記基本DPM演算部は、前記基本DPM保持部に保持された基本DPMおよび前記参照DPM演算部によって算出された参照DPMと、前記基本DBM演算部によって算出された基本DBMとをそれぞれ加算して、前記新たな基本DPMの候補を算出し、前記パス選択部による最尤パスの選択結果に基づいて、当該候補の中から前記新たな基本DPMを



ことを特徴とするACS回路。

【請求項7】

請求項2に記載のACS回路において、

前記パス選択部は、ビタビ復号における各ステートへの遷移に係るブランチに互いに異なるパス選択番号を割り当て、最尤パスの選択結果として、当該パス選択番号を示すパス 選択信号を出力する

ことを特徴とするACS回路。

【書類名】明細書

【発明の名称】ACS回路

【技術分野】

[0001]

本発明は、ビタビ復号に係るパスメトリックの加算および比較、およびパス選択を行うACS回路に関し、特に、メトリック差分に基づいてパス選択を行うACS回路に関する

【背景技術】

[0002]

ビタビ復号は、ある特定の畳み込み演算によって符号化されたデータ系列を受信し、当該畳み込み演算の規則に基づいて、もっとも適当と思われるデータ系列を予測し、復号する技術である。畳み込み演算の規則は状態遷移図として記述することができる。さらに、この状態遷移図に時間概念を加味すると、トレリス線図を記述することができる。

[0003]

図9は、ギガビットイーサネットで一般的に用いられる畳み込み符号化器の構成を示す。当該畳み込み符号化器は、入力した値を1クロック遅延させて出力する遅延素子101、102および103と、加算器104および105とを備えた、2ビット入力8ステートの畳み込み符号化器である。加算器104は、遅延素子101の出力と入力上位ビットとを加算する。遅延素子102は、加算器105は、遅延素子102の出力と入力下位ビットとを加算する。遅延素子103は、加算器105の加算結果を入力する。そして、遅延素子101は、遅延素子103の出力を入力する。これにより、遅延素子101~103は、3ビットのステート、すなわち、8ステートを表す。

[0004]

図10は、上記畳み込み符号化器に係るトレリス線図である。当該トレリス線図は、ステートS0,S1,S2,S3,S4,S5,S6,S7およびS8に関して、時刻(k-1)から時刻kへの遷移と、時刻kから時刻(k+1)の遷移とを示している。各ステート間を結ぶ線はブランチと呼ばれる。各ブランチは、あるステートとそのステートの遷移たのステートとを接続している。

[0005]

ビタビ復号では、各ステートからの遷移の尤度、すなわち、確からしさを評価するために、各ブランチについて評価関数を用いて「ブランチメトリック」を計算する。通常、ブランチメトリックの計算は、理想値と実際に受信した値との二乗誤差で求められる。一方、復号を開始して以来、各ステートに関して、そのステートに至るブランチのうちのもっとも確からしいブランチメトリックを累積加算した値が記憶されている。これを「パスメトリック」という。ビタビ復号では、時刻(k-1)におけるパスメトリックと時刻kでのブランチメトリックとを加算した結果が最小となるブランチをもっとも確からしいブランチであると判断する。すなわち、ACS回路とは、もっとも確からしいブランチを決定するために、時刻(k-1)におけるパスメトリックと時刻kでのブランチメトリックとの加算を行い、その結果を比較し、もっとも確からしいブランチを選択するAd d-C ompare-Select回路のことである。

[0006]

各時刻で得られたもっとも確からしいブランチを連結したパスを「生き残りパス」と呼ぶ。トレリス線図中、各ステートはそれぞれの生き残りパスを持っているが、復号処理が進むにつれてすべてのステートが持つ生き残りパスは一つに収束する。このようにして得られた一つの生き残りパスがビタビ復号による最終的な復号結果となる。

[0007]

従来のACS回路は、ブランチメトリックの算出に二乗計算を用いる。このため、回路が複雑化し、また、パスメトリックがブランチメトリックの累積であるためオーバーフローが発生するという問題があった。このうち、パスメトリックのオーバーフローを解消す

る対策として、パスメトリックの値を随時監視し、オーバーフローが発生しそうになった 時点で各ステートのパスメトリック値から同じ値を減算するという手法が知られている。 しかし、この手法では、通常のACS回路の処理の後に、さらにオーバーフローの判定お よび減算処理が必要となるため、処理速度が低下するという問題がある。そこで、ブラン チメトリックどうしの差である差分ブランチメトリック(以下、「DBM」と称する。) を用いて、ブランチメトリックの計算に係る二乗の項を消去して演算を容易化するととも に、パスメトリックどうしの差である差分パスメトリック(以下、「DPM」と称する。)を用いて、パスメトリックの計算に係るオーバーフローを回避するという手法が考案さ れている(たとえば、特許文献1参照)。

[0008]

しかし、上記のようなメトリック差分に基づいてパス選択を行うACS回路では、比較 的多くのDPMを保持しなければならないため、比較的大規模な保持回路が必要となる。 たとえば、8ステートのトレリス線図の場合、パスメトリックは8個であるのに対してD $PMは28個 (= {}_8C_2)$ である。そこで、保持回路の大規模化を抑制するために、保持す るDPMの個数を制限するというACS回路が考案されている (たとえば、非特許文献1 参照)。しかし、当該ACS回路は、DPMの算出にDBMの他に通常のブランチメトリ ックを用いるため、二乗計算が必要になるという問題がある。

【特許文献1】特許第3258174号明細書

【非特許文献 1】 Akira Yamamoto, et al, "A 500MHz 50mW Viterbi Detector for DVD Systems using Simplified ACS and New Path Memory Architecture", 2002 Sy mposium On VLSI Circuits Digest of Technical Papers, pp. 256-259

【発明の開示】

【発明が解決しようとする課題】

[0009]

上述したように、メトリック差分に基づいてパス選択を行う従来のACS回路について は回路規模の増大が問題となる。ここで、2入力8ステートの畳み込み符号化器によって 生成されたデータ系列を復号するACS回路について、DPMを用いる場合と用いない場 合とで回路規模を比較してみる。前者は、8個のパスメトリックを保持するための保持回 路、および各パスメトリックと各ブランチメトリックとの加算を行う32個の加算器を必 要とする。加算器の個数は、8個の各ステートに1時刻前の4個のステートからの4本の ブランチが接続されることに基づいている。さらに、前者は、これ以外にオーバーフロー 対策用の回路を必要とする。これに対し、後者は、28個のDPMを保持するための保持 回路、および各DPMと各DBMとの加算を行う400個の加算器を必要とする。加算器 の個数は、28個の各DPMに16個のDBMが関連することに基づいている。なお、入 力するDPMが"0"となる加算器の数(合計48個)は除いている。

[0010]

このように、メトリック差分に基づいてパス選択を行う従来のACS回路については、 処理速度は比較的速いが、回路規模が極端に大きくなってしまうという欠点がある。回路 規模の増大は、消費電力増さらには製造コスト増の要因となるため好ましくない。

$[0\ 0\ 1\ 1]$

上記問題に鑑み、本発明は、ビタビ復号に用いられるACS回路について、回路規模の 増大を極力抑制しつつ、ビタビ復号に係るパスメトリックのオーバーフロー対策を講じる ことを課題とする。

【課題を解決するための手段】

[0012]

上記課題を解決するために本発明が講じた手段は、ビタビ復号に係る任意の二つのブラ ンチ間の差分ブランチメトリック(DBM)を入力し、当該入力したDBMを任意の二つ のステート間の差分パスメトリック(DPM)に加算し、当該加算後のDPMどうしを比 較して最尤パスを選択するACS回路であって、前記DPMのうち、基準となるステート に係るパスメトリックと他のステートに係るパスメトリックとの間のDPMである基本D

PMを保持し、当該基本DPMに基づいて最尤パスを選択するものとする。

[0013]

これによると、すべてのDPMではなくその一部である基本DPMを保持すればよくなるため、DPMを保持するための回路の規模は比較的小さくて済む。また、当該ACS回路は、メトリック差分に基づいて最尤パスを選択するため、処理速度を低下させることなくパスメトリックのオーバーフローが解消される。

[0014]

具体的には、上記のACS回路は、前記基本DPMを保持する基本DPM保持部と、前記基本DPMを算出する基本DPM演算部と、前記基本DPM演算部による基本DPMの算出に必要なDPMであって基本DPM以外のDPMである参照DPMを算出する参照DPM演算部と、前記DBMのうち、前記基本DPM演算部による基本DPMの算出に必要なDBMである基本DBMを算出する基本DBM演算部と、前記基本DPM保持部に保持された基本DPM、前記参照DPM演算部によって算出された参照DPMおよび前記基本DBM演算部によって算出された基本DBMに基づいて、ビタビ復号に係る最尤パスを選択するパス選択部とを備えている。そして、前記基本DPM演算部は、前記基本DPM保持部に保持された基本DPM、前記参照DPM演算部によって算出された参照DPM、前記基本DBM演算部によって算出された基本DPM、前記基本DBM演算部によって算出された基本DPM、前記基本DBM演算部によって算出された基本DBMおよび前記パス選択部による最尤パスの選択結果に基づいて、新たな基本DPMを算出するものとする。

[0015]

これによると、DBMは、基本DPMの算出に必要なDBMである基本DBMのみを算出すればよくなる。また、DPMは、基本DPM以外に、基本DPMの算出に必要なDPMである参照DPMのみを算出すればよくなる。

[0016]

好ましくは、前記基本DBM演算部による基本DBMの算出および前記参照DPM演算部による参照DPMの算出は、並列処理されるものとする。

[0017]

また、好ましくは、前記参照DPM演算部は、前記基本DPM保持部に保持された基本 DPMのうちのいずれかから他を減算して参照DPMを算出するものとする。

[0018]

そして、具体的には、前記基本DPM演算部は、前記パス選択部による最尤パスの選択結果に基づいて、前記基本DPM保持部に保持された基本DPM、前記参照DPM演算部によって算出された参照DPMおよび前記基本DBM演算部によって算出された基本DBMの中から前記新たな基本DPMの算出の元となる基本DPMおよび基本DBMを選択し、当該選択した基本DPMおよび基本DBMを加算して前記新たな基本DPMを算出するものとする。

[0019]

また、具体的には、前記基本DPM演算部は、前記基本DPM保持部に保持された基本DPMおよび前記参照DPM演算部によって算出された参照DPMと、前記基本DBM演算部によって算出された基本DBMとをそれぞれ加算して、前記新たな基本DPMの候補を算出し、前記パス選択部による最尤パスの選択結果に基づいて、当該候補の中から前記新たな基本DPMを選択するものとする。

[0020]

また、具体的には、前記パス選択部は、ビタビ復号における各ステートへの遷移に係る ブランチに互いに異なるパス選択番号を割り当て、最尤パスの選択結果として、当該パス 選択番号を示すパス選択信号を出力するものとする。

【発明の効果】

[0021]

以上のように本発明によると、メトリック差分に基づいてパス選択を行うACS回路において、DPMを保持する回路の規模が小さくなる。また、必要最小限のDBM(基本DBM)およびDPM(基本DPMおよび参照DPM)のみを算出すればよいため、ACS

回路において備えるべき加算器などの演算器の個数が比較的少なくて済む。したがって、ACS回路全体としての回路規模が小さくなり、消費電力が低減するとともに、製造コストもまた低減する。

【発明を実施するための最良の形態】

[0022]

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。なお、便宜上、図10のトレリス線図を前提としたビタビ復号を想定して説明する。なお、本発明は、当該トレリス線図を前提としたビタビ復号に限定されるものではない。

[0023]

まず、以後の説明で使用する表記の説明を行う。ブランチメトリックはbijと表記し、これはステートSiからステートSjに遷移するブランチを意味する。たとえば、b02はステートS0からステートS2に遷移するブランチである。また、DBMは差分ブランチメトリック全般を意味する。DPMijはステートSjに係るパスメトリックとステートSiに係るパスメトリックとの間のDPMを示す。たとえば、ステートS0に係るパスメトリックをPM0、ステートS2に係るパスメトリックをPM2とした場合、DPM02=PM2-PM0

となる。また、単にDPMと記述した場合は差分パスメトリック全般を意味する。

[0024]

図1は、本発明の最良の実施形態に係るACS回路の構成を示す。本実施形態に係るACS回路は、基準となるステートに係るパスメトリックと他のステートに係るパスメトリックとの間の差分パスメトリックである基本DPMを保持する基本DPM保持部11と、基本DPMを算出する基本DPM演算部12と、基本DPMの算出に必要なDPMである参照DPMを算出する参照DPM演算部13と、基本DPMの算出に必要なDBMである基本DBMを算出する基本DBM演算部14と、ビタビ復号に係る最尤パスを選択するパス選択部15とを備えている。

[0025]

基本DPM保持部11は、基本DPMとして、DPM01, DPM02, DPM03, DPM04, DPM05, DPM06およびDPM07を保持する。すなわち、基本DPM保持部11は、ステートS0を基準のステートとしたときの、当該基準ステートと他のステートとの間のDPMを基本DPMとして保持する。

[0026]

基本DPM演算部12は、基本DPMを新たに算出し、基本DPM保持部11に出力する。図2は、基本DPM演算部12の内部構成を示す。基本DPM演算部12は、基本DBM演算部14によって算出された基本DBM、基本DPM保持部11に保持された基本DPMの上で参照DPMのであるDPMの1を算出するDPMの1演算部121、DPM02を算出するDPMの2演算部122、DPM03を算出するDPM03演算部123、DPM04を算出するDPM04演算部124、DPM05を算出するDPM05演算部125、DPM06を算出するDPM06演算部126およびDPM07を算出するDPM07演算部127を備えている。これら演算部の構成については後ほど詳細に説明する。

[0027]

参照DPM演算部13は、基本DPM保持部11に保持された基本DPMから参照DPMを算出する。図3は、参照DPM演算部13の内部構成を示す。参照DPM演算部13は、参照DPMの一つであるDPM12を算出するDPM12演算部301、DPM14を算出するDPM14演算部302、DPM16を算出するDPM16演算部303、DPM23を算出するDPM23演算部304、DPM24を算出するDPM24演算部305、DPM25を算出するDPM25演算部306、DPM26を算出するDPM26演算部307、DPM27を算出するDPM27演算部308、DPM34を算出するDPM34演算部309、DPM36を算出するDPM36演算部310、DPM45を算出するDPM45演算部311、DPM46を算出するDPM46演算部312、DPM

4 7 を算出する D P M 4 7 演算部 3 1 3 、 D P M 5 6 を算出する D P M 5 6 演算部 3 1 4 およびDPM67を算出するDPM67演算部315を備えている。ここで、参照DPM は、基本DPMどうしの差分として得られる。すなわち、参照DPMであるDPMiiは

DPMij = DPM0j - DPM0i

として表される。すなわち、参照DPMは、特に複雑な計算を行うことなく算出すること ができる。なお、基本DPMの算出に必要な参照DPMについては後ほど詳細に説明する

[0028]

基本DBM演算部14は、畳み込み符号化されたデータ系列を受信し、特定の組み合わ せのブランチメトリックどうしの差分を出力する。一般に、ブランチメトリックは入力デ ータと理想値との間の二乗誤差である。すなわち、Dを入力データ、Yijを理想値とす ると、ブランチメトリックは、

 $b i j = (D - Y i j)^2$

となる。これに対し、DBMは、

 $DBM = b i j - b k l = (D - Y i j)^{2} - (D - Y k l)^{2} = (Y k l - Y i j)$ (- $Y k 1 - Y i j + 2 \cdot D$

となる。すなわち、DBMを用いることによって、ブランチメトリックの計算式に現れる 二乗の項が消去される。ここで、YklおよびYijは定数であるため、C0およびC1 を固定値として、

 $DBM = C0 + C1 \cdot D$

となる。このように、基本DBM演算部14は、入力データに対して乗算および加算をそ れぞれ1回行って基本DBMを算出するため、比較的簡単な回路構成で実現される。なお 、基本DPMの算出に必要な基本DBMについては後ほど詳細に説明する。

[0029]

パス選択部15は、基本DBM、基本DPMおよび参照DPMを入力し、各ステートに ついてもっとも確からしいブランチがいずれであるかを示すパス選択信号を出力する。図 4は、パス選択部15の内部構成を示す。パス選択部15は、パス選択信号出力部として 、ステートS0に対応するパス選択信号SPN0を出力するSPN0出力部150、ステ ートS1に対応するパス選択信号SPN1を出力するSPN1出力部151、ステートS 2に対応するパス選択信号SPN2を出力するSPN2出力部152、ステートS3に対 応するパス選択信号SPN3を出力するSPN3出力部153、ステートS4に対応する パス選択信号SPN4を出力するSPN4出力部154、ステートS5に対応するパス選 択信号SPN5を出力するSPN0出力部155、ステートS6に対応するパス選択信号 SPN6を出力するSPN0出力部156およびステートS7に対応するパス選択信号S PN7を出力するSPN7出力部157を備えている。図10のトレリス線図では、8個 の各ステートに 1 時刻前の 4 個のステートからの計 4 本のブランチが接続されている。パ ス選択部15は、各ステートについて、当該ステートに接続された4本のブランチの中か らもっとも確からしいものを選択し、当該選択したブランチを示すパス選択信号を出力す る。以下、パス選択信号出力部の例として、SPNO出力部150について説明する。な お、これ以外のパス選択信号出力部についてもSPN0出力部150と同様に構成される

[0030]

図5は、SPN0出力部150の内部構成を示す。SPN0出力部150は、ステート S0への遷移に係る4本のブランチに、遷移元のステート番号の昇順に2ビットのパス選 択番号を割り当て、このパス選択番号をステートS0に対応するパス選択信号SPN0と して出力する。具体的には、パス選択番号は、選択ブランチがb00のとき"0"、選択 ブランチが b 2 0 のとき "1"、選択ブランチが b 4 0 のとき "3"、そして、選択ブラ ンチが b 6 0 のとき "3" である。

[0031]

[0032]

セレクタ55は、信号sig1およびsig2のいずれもが"0"の場合、パス選択番号が"2"のブランチのブランチメトリックからパス選択番号が"0"のブランチのブランチメトリックを引いた結果を出力し、信号sig1が"0"かつ信号sig2が"1"の場合、パス選択番号が"3"のブランチのブランチメトリックからパス選択番号が"0"のブランチメトリックを引いた結果を出力し、信号sig1が"1"かつ信号sig2が"0"の場合、パス選択番号が"3"のブランチのブランチメトリックからパス選択番号が"1"のブランチのブランチメトリックからパス選択番号が"1"のブランチのブランチメトリックを引いた結果を出力し、そして、信号sig1およびsig2のいずれもが"1"の場合、パス選択番号が"3"のブランチメトリックを引いた結果を出力し、そして、信号sig1およびsig2のいずれもが"1"の場合、パス選択番号が"3"のブランチのブランチメトリックを引いた結果を出力する。

[0033]

セレクタ 5 6 は、信号 s i g 1 および s i g 2 のいずれもが " 0 " の場合、パス選択番号が " 2 " のブランチの始点であるステート S 4 のパスメトリックからパス選択番号が " 0 " のブランチの始点であるステート S 0 のパスメトリックを引いた D P M (基本 D P M 0 4)を出力し、信号 s i g 1 が " 0 " かつ信号 s i g 2 が " 1 " の場合、パス選択番号が " 3 " のブランチの始点であるステート S 6 のパスメトリックからパス選択番号が " 0 " のブランチの始点であるステート S 0 のパスメトリックを引いた D P M (基本 D P M 0 6)を出力し、信号 s i g 1 が " 1 " かつ信号 s i g 2 が " 0 " の場合、パス選択番号が " 2 " のブランチの始点であるステート S 4 のパスメトリックからパス選択番号が " 1 " のブランチの始点であるステート S 2 のパスメトリックを引いた D P M (参照 D P M 2 4)を出力し、信号 s i g 1 および s i g 2 のいずれもが " 1 " の場合、パス選択番号が " 3 " のブランチの始点であるステート S 6 のパスメトリックからパス選択番号が " 1 " のブランチの始点であるステート S 6 のパスメトリックからパス選択番号が " 1 " のブランチの始点であるステート S 2 のパスメトリックを引いた D P M (参照 D P M 2 6)を出力する。

[0034]

加算器 5 7 は、セレクタ 5 5 からの出力とセレクタ 5 6 からの出力を加算する。符号判定器 5 8 は、加算器 5 7 の加算結果を入力し、当該結果が負の場合は"1"、それ以外の場合は"0"となる信号 s i g 3 を出力する。セレクタ 6 9 は、信号 s i g 3 が"0"の場合、信号 s i g 1 を出力し、信号 s i g 3 が"1"の場合、信号 s i g 2 を出力する。そして、セレクタ 5 9 からの出力がパス選択信号 S P N 0 の下位ビット(S P N 0 [0])となり、信号 s i g 3 が上位ビット(S P N 0 [1])となる。

[0035]

なお、本実施形態では、各ステートに接続されたブランチに、遷移元のステート番号の 昇順にパス選択番号を割り当てているが、パス選択信号は必ずしも当該規則に従って生成 しなくてもよい。

[0036]

次に、基本DPM演算部12における、各基本DPMを算出するDPM0m(mは1から7までの整数)演算部の例として、PDM01演算部121について説明する。なお、これ以外のDPM0m演算部についてもDPM01演算部と同様に構成される。

[0037]

まず、DPM01演算部121の具体的な構成を説明する前に、DPM01の生成について説明する。図6は、時刻kにおける各種基本DPMの生成規則を示す。このうち、図6(a)は、時刻kにおけるDPM01の生成規則を示す。時刻kにおけるDPM01であるDPM01(k)は、パス選択信号SPN0およびSPN1によって選択されるDBMおよびDPM(k-1)の和として算出される。たとえば、パス選択信号SPN0およびSPN1が、それぞれ、"0"および"1"の場合、

DPM01 (k) = (b21-b00) + DPM02 (k-1)

[0038]

すでに述べたように、本実施形態に係るACS回路が保持するDPMは7個の基本DPMのみである。しかし、図6に示した生成規則によると、基本DPMの算出に、基本DPM以外のDPMが必要となる。そして、基本DPM以外のDPMを算出するのが、参照DPM演算部13である。参照DPMは、基本DPMどうしの差分として容易に算出されることはすでに述べたとおりである。しかも、基本DPMの算出に必要となる参照DPMは、当該基本DPM算出の1時刻前のものでよい。すなわち、新たな基本DPMの算出には、基本DBM演算部14によって算出された基本DBMと、基本DPM保持部11に保持された1時刻前の基本DPMと、参照DPM演算部13によって1時刻前の基本DPMとうしの差分として得られる参照DPMとを用いればよい。

[0039]

参照DPMとして、基本DPM以外のすべてのDPMを算出する必要はない。図10のトレリス線図の場合、全部で28個あるDPMのうち基本DPMが7個であり、残りの21個のDPMが参照DPMとなり得る。このうち、実際に必要な参照DPMは、図3に示した15個である。したがって、残り6個のDPMについては、算出する必要がない。また、DBMは、基本DPMの算出に必要なものだけ、すなわち、基本DBMのみを算出すればよい。

[0040]

次に、DPM01演算部121の具体的な構成について説明する。図7は、DPM01演算部121の内部構成を示す。当該DPM01演算部121は、図6に示した生成規則に従って、DPM01の候補となり得る値をすべて算出しておき、パス選択信号SPN0およびSPN1に基づいて当該算出結果からいずれか一つを選択し、出力する。図8は、図7とは異なる構成のDPM01演算部121の内部構成を示す。当該DPM01演算部121は、パス選択信号SPN0およびSPN1に基づいてDPM01の算出に必要なDBMおよびDPMを選択し、当該選択したDBMとDPMとを加算し、出力する。

[0041]

以上、本実施形態によると、基本DPMのみを保持すればよいため、保持回路の規模は従来よりも小さくなる。さらに、DPMについては、基本DPMおよび参照DPMのみを算出すればよいため、DPM算出に必要な加算器の個数は従来よりも少なくなる。具体的には、図10のトレリス線図の場合、従来のACS回路では、28個のDPMを保持する必要があるのに対して、本実施形態に係るACS回路では、7個のDPM(基本DPM)を保持するだけでよい。また、従来のACS回路では、DPMの算出に400個の加算器が必要となるが、本実施形態に係るACS回路で必要となる加算器(減算器を含む)の個数は、基本DPMの算出用の100個の加算器と参照DPMの算出用の15個の減算器とを合わせた115個である。さらに、図8に示したDPM0m演算部を採用することによって、加算器の個数は25個にまで低減する。

[0042]

なお、従来のACS回路と比較して、本実施形態に係るACS回路は、基本DPMを算出してから参照DPMを算出するため、参照DPMを算出する分だけ処理時間が長くなる

[0043]

また、上記説明ではステートS0を基準のステートとして説明したが、これ以外のステートを基準としてもよいことは言うまでもない。

【産業上の利用可能性】

[0044]

以上のように、本発明に係るACS回路は、比較的小さな回路規模および比較的高速な処理速度で、ビタビ復号に係るパスメトリックのオーバーフロー対策を講じることができ、通信、光ディスク、磁気ディスクのリードチャネルシステムにおける誤り訂正技術に適用するものとして有用である。

【図面の簡単な説明】

[0045]

- 【図1】本発明の最良の実施形態に係るACS回路の構成図である。
- 【図2】基本DPM演算部の内部構成図である。
- 【図3】参照DPM演算部の内部構成図である。
- 【図4】パス選択部の内部構成図である。
- 【図5】パス選択部におけるSPN0出力部の内部構成図である。
- 【図6】基本DPMの生成規則を示した表である。
- 【図7】基本DPM演算部におけるDPM01演算部の内部構成図である。
- 【図8】基本DPM演算部におけるDPM01演算部の内部構成図である。
- 【図9】ギガビットイーサネットで一般的に用いられる畳み込み符号化器の構成図である。
- 【図10】図9の畳み込み符号化器に係るトレリス線図である。

【符号の説明】

[0046]

- 11 基本DPM保持部
- 12 基本DPM演算部
- 13 参照DPM演算部
- 14 基本DBM演算部
- 15 パス選択部

【書類名】図面【図1】







図2]




【図3】





【図4】






Debuggity Debu		CDNIA	20	Ţ_	2	m	0	_	2	₂	0	_	2	က	0	-	2	3																	
DPMMC+-1 SPN0 SPN1 DPMMC+-1 SPN0 SPN2 DPMMC+-1 SPN0 SPN3 DPMMC+-1 SPN0 SPN0 SPN3 DPMMC+-1 SPN0 DPM		-		-	-	+	-	\vdash	-	-	\vdash	-	-	-		\vdash	_																		
DPM/Kr-1 SPN0 SPN1 DPM/Kr-1 SPN0 SPN2 DPM/Kr-1 SPN0 SPN1			_	10	10	10	F			L	2	2	2	2	က	က	3	3																	
DPM(k-1) SPN0 SPN1 DBM DPM(k-1) SPN0 SPN2 DBM DPM(k-1) SPN0 SPN3 DBM DPM D		DDM/L-1	DPMOT	DPM03	DPM05	DPM07	-DPM12	DPM23	DPM25	DPM27	-DPM14	-DPM34	DPM45	DPM47	-DPM16	-DPM36	-DPM56	DPM67																	
DPM(k-1) SPN0 SPN1 DBM DPM(k-1) SPN0 SPN2 DBM DPM(k-1) SPN0 SPN3 DBM DPM D	N Property (DRM	b14-b00	b34-b00	b54-b00	b74-b00	b14-b20	b34-b20	b54-b20	b74-b20	b14-b40	b34-b40	b54-b40	b74-b40	b14-b60	b34-b60	b54-b60	b74-b60																	
DPM(k-1) SPNO SPN1 DPM(k-1) SPNO DPM	ſ	_	0	-	2	က	0	-	2	8	0	1	2	3	0		2	3			PN7		2	က	0	_	2	_س	0	-	7	8	0	<u></u>	
DPM(k-1) SPN0 SPN1 DBM DPM(k-1) SPN0 SPN2 DBM DPM(k-1) SPN0 SPN1 DBM DPM(k-1) SPN0 SPN1 DBM DPM(k-1) SPN0 SPN1 DBM DPM(k-1) SPN0 SPN2 DBM DPM(k-1) SPN0 SPN2 DBM DPM(k-1) SPN0 SPN2 DBM2 DBM3 DBM		_	-	0	0	0	-	-	-	-	2	2	2	2	က	က	က	က		- 1	_	6	0	0	-	_	-	-	7	2	2	2	8	33	,
DPM02(k-1) SPN0 SPN1 DBM DPM02(k-1) SPN0 SPN2 DBM DPM02 O O O O DBM DPM04 O C DPM04 O C DPM04 O DP		1	_	DPM02	DPM04	DPM06	-DPM02	0	DPM24	DPM26	-DPM04	-DPM24	0	DPM46	-DPM06	-DPM26	-DPM46	0		ľ		DPM03	DPM05	DPM07	DPM12	DPM23	DPM25	DPM27	DPM14	DPM34	DPM45	DPM47	DPM16	DPM36	271100
DPM(k-1) SPN0 SPN1 DBM DPM(k-1) SPN0 SPN2 DPM06 DP	(4) EURAGI	.		-		\vdash	Н	23-b20		Н	\vdash	\vdash		-	\dashv	-	\dashv	99-290	1010	_	_	╁	┢	-				-	┢	┝	├	-	ŀ	-	┝
DPM(k-1) SPN0 SPN1 DBM DPM(k-1) SPN0 SPN2 DBM(k-1) SPN0 SPN2 DBM02 O 0 0 0 0 0 0 0 0 0) - -	ت	لتا							ا تد	-2	۳.	-2	2)			اك	[4	형	٦٩	1-0	ما	٩	٩	•	ام	9	٩	ه ا	ق	10	ρ.	فا	Ē
DPM02(k) DPM02(k) DPM02(k) DPM02 O O O O O O O O O	ſ	_	0	-	2	က	0	-	7	က	0	-	7	က		-	2	က	Ì	Ξ,	9 0	_	2	က	0	-	2	က	0	_	2	က	0	-	۰
DPM(k-1) SPN0 SPN1 DBM DPM(k-1) DPM02 DPM04 DP			0	0	0	0		_	_		2	7	7	2	e	6	6	m		-		0	0	0	1			-	2	2	2	2	3	3	٥
DPM(k-1) SPN0 SPN1 DBM DBM		$\overline{}$	0	DPM02	DPM04	DPM06	-DPM02	0	DPM24	DPM26	-DPIM04	-DPM24		DPM46	-DPM06	-DPM26	-DPM46	0		r	_	DPM03	DPM05	DPM07	-DPM12	DPM23	DPM25	DPM27	-DPM14	-DPM34	DPM45	DPM47	-DPM16	DPM36	DDMER
DPM(k-1) SPN0 SPN1 DPM02 0 1 DPM04 0 2 DPM06 0 3 -DPM02 1 0 DPM24 1 2 DPM26 1 3 -DPM26 3 1 -DPM46 2 3 -DPM46 2 3 -DPM46 2 0 DPM76 3 0 -DPM76 3 0 -DPM76 3 0 -DPM76 1 1 DPM17 1 3 -DPM17 1 3 -DPM17 1 3 -DPM17 1 3 -DPM17 2 0 -DPM16 2 0 -DPM16 1 2 DPM07 0 3 -DPM17 1 3 -DPM17 1 3 -DPM17 2 1 DPM27 1 3 -DPM16 2 0 -DPM16 2 0 -DPM16 2 0 -DPM17 2 3 -DPM16 3 0 -DPM16 3 0 -DPM17 2 3 -DPM16 3 0 -DPM16 3 1)PM02(k)	┢	H	\dashv	_	\exists	1	b22-b20	\dashv	\dashv	-	\dashv	\dashv	\dashv	\dashv	+	┪	092-299	DMOC(L)	_		-		\dashv	4	-	\dashv	\dashv	Н	-	\dashv		Ť		_
DPM(k-1) SPN0 SPN1 DPM02 0 1 DPM04 0 2 DPM06 0 3 -DPM02 1 0 DPM24 1 2 DPM26 1 3 -DPM26 3 1 -DPM46 2 3 -DPM46 2 3 -DPM46 2 0 DPM76 3 0 -DPM76 3 0 -DPM76 3 0 -DPM76 1 1 DPM17 1 3 -DPM17 1 3 -DPM17 1 3 -DPM17 1 3 -DPM17 2 0 -DPM16 2 0 -DPM16 1 2 DPM07 0 3 -DPM17 1 3 -DPM17 1 3 -DPM17 2 1 DPM27 1 3 -DPM16 2 0 -DPM16 2 0 -DPM16 2 0 -DPM17 2 3 -DPM16 3 0 -DPM16 3 0 -DPM17 2 3 -DPM16 3 0 -DPM16 3 1	(h)[)	ш	1				1	_1			_1		_1.		<u></u>	ΞΙ.	ت							듸							ا ت	-1	-3	
DPM(k-1) SPN0 DPM02 DPM04 DPM06 DPM06 DPM24 DPM24 DPM26 DPM26 DPM46 DPM46 DPM6 DPM6 DPM6 DPM6 DPM6 DPM6 DPM6 DPM6 DPM7 DPM7			0	-	7	က	0	-	7	8	0	- -	7		٥.	-[7	2		_	0 0	-	2	က		-	7	က	0	-	7	_{ده}	0	-	•
DPM02 DPM02 DPM02 DPM02 DPM02 DPM04 DPM04 DPM06 DPM06 DPM06 DPM06 DPM01		-	0		0	0	-	_ ,	-		2	2	2	7	m 0	2	2	2				0	0	0	-	-	-		2	2	2	2	3	3	٠٠:
			0	DPM02	DPM04	DPM06	-DPM02	0	DPM24	DPM26	-DPM04	-DPM24		UPM46	OPWO Parent	D-MZ0	-D-M46			Т.		DPM03	DPM05	DPM07	-DPM12	DPM23	DPM25	DPM27	-DPM14	-DPM34	DPM45	DPM47	-DPM16	-DPM36	-DPM56
)PM01(k)	Н	b01b00	b21-b00	641-b00	\dashv	+	0Zq-1Zq	+	+	+	+	24 I-D40	╁	+	+	+	000-100	DM05(k)	. -		\dashv	-	\dashv	\dashv	┪	+	+	\dashv	\dashv	_	\exists	+	_	_






【図9】



【図10】



【書類名】要約書

【要約】

【課題】ビタビ復号に用いられるACS回路について、回路規模の増大を極力抑制しつつ、パスメトリックのオーバーフロー対策を講じる。

【解決手段】ACS回路は、基本DPM(差分パスメトリック)を保持する基本DPM保持部(11)と、基本DPMを算出する基本DPM演算部(12)と、基本DPM以外のDPMである参照DPMを算出する参照DPM演算部(13)と、基本DPMの算出に必要なDBMである基本DBM(差分ブランチメトリック)を算出する基本DBM演算部(14)と、基本DPM、参照DPMおよび基本DBMに基づいて、ビタビ復号に係る最尤パスを選択するパス選択部(15)とを備えている。基本DPM演算部(12)は、基本DPM、参照DPM、基本DBMおよびパス選択部(15)による最尤パスの選択結果に基づいて、新たな基本DPMを算出する。

【選択図】図1

特願2004-144450

出願人履歴情報

識別番号

[000005821]

変更年月日
 変更理由]

1990年 8月28日 新規登録

L 変 更 埋 田 」 住 所

大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社